設計與模擬橋墩微米級裂縫感測之 CMOS-MEMS 微結構

MUSTIR > College of Engineering > Department of Opto-Electronic System Engineering > Research Projects in School > Item 987654321/762

Please use this identifier to cite or link to this item: http://120.105.36.38/ir/handle/987654321/762

Title:	設計與模擬橋墩微米級裂縫感測之 CMOS-MEMS 微結構
Authors:	蔡健忠
Contributors:	光電系
Keywords:	橋墩、微米級裂縫、位移感測、CMOS-MEMS
Date:	2012-12
Issue Date:	2013-04-17 12:48:24 (UTC+8)
Abstract:	本次設計之微結構是依照國家晶片系統設計中心( National Chip Implementation Center，CIC )之製程規範做為設計之準則，並採用台積電TSMC 0.35μm 2P4M COMS-MEMS 共用製程製作應用於橋墩微米級裂縫感測之CMOS-MEMS 微結構，本元件將安裝於橋墩可能產生微米級裂縫處，在橋墩遭受外力衝擊而產生微米級裂縫時，其槓桿結構會因槓桿原理而產生反向位移，使微結構之上下電極之間的重疊面積改變，因而產生了電容值的變化，藉此電容值量測微米級裂縫之寬度，再將數據轉換成電訊號，經放大電路及無線傳輸電路將警示訊號傳送出去，達到自動偵測及預警的效果。此外，為了防止微結構作動時，因所承受之外力過大而導致結構斷裂，因此在微結構中加入彈簧結構以降低元件所受到的應力。經設計，在彈簧結構之厚度為0.64 μm、彈簧線寬為 2 μm 且彈簧節數4 其彈簧係數為0.1765 時，可大幅降低受力，減低元件應力。此微米級裂縫感測微結構，可大幅提升感測橋墩微米級裂縫之性能。
Appears in Collections:	[Department of Opto-Electronic System Engineering] Research Projects in School

Files in This Item:

File	Description	Size	Format
蔡健忠 -成果報告1.pdf		5582Kb	Adobe PDF	3056	View/Open