Minghsin University Institutional Repository:Item 987654321/859
English  |  正體中文  |  简体中文  |  Items with full text/Total items : 1365/1366 (100%)
Visitors : 1342444      Online Users : 274
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
Scope Tips:
  • please add "double quotation mark" for query phrases to get precise results
  • please goto advance search for comprehansive author search
  • Adv. Search
    HomeLoginUploadHelpAboutAdminister Goto mobile version


    Please use this identifier to cite or link to this item: http://120.105.36.38/ir/handle/987654321/859


    Title: 28 奈米氧化鉿/氧化鋯/氧化鉿閘極介電物質使用去耦合氮化電漿製程後之元件熱載子可靠性研究
    Authors: 王木俊
    Contributors: 電子工程系
    Keywords: 高介電係數材料、金屬閘極、短通道效應、應變工程、熱載子效應
    Date: 2014-10-31
    Issue Date: 2015-01-07 14:16:18 (UTC+8)
    Abstract: 著半導體元件尺寸不斷的微縮,半導體工業面臨到了許多關鍵性的挑戰。諸如薄的介電層所引起的高閘極漏電流、較難持續地維持高比率的導通與截止電流(Ion / Ioff )、短通道效應等。在遵循摩爾定律的原則下,元件尺寸大小仍有微縮的空間。如何降低因尺寸微縮所帶來的負面影響,但仍期盼提升元件的效能或維持其持平的能力,已成為改善元件效能的主要方針。高介電材料/金屬閘極(HK/MG)堆疊技術結合應變矽技術之MOS 元件,是一可行性的方向,由於利用高介電質材料製作閘極介電層,可以解決在閘極介電層厚度微縮的情況下,所造成較大的閘極漏電流問題,並且可以提升元件驅動電流。但在另一方面,單一使用高介電層與多晶矽閘極的結構,會有費米能接釘住、載子遷移率下降、閘極電容值降低和RC 延遲等問題,因此,使用金屬閘極來解決上述問題,並且結合矽通道與矽源/汲極之應變技術,來改善因使用高介電層而使載子遷移率下降的不利因素。
    本計畫將以探討28奈米等級元件,閘極介電層選用含二氧化鉿/二氧化鋯/二氧化鉿(HfOx/ZrOy/HfOx, HZH)的高介電係數材料,以及使用去耦合氮化電漿(DPN)製程,應用在HZH 的退火中,探討此等HK/MG n/pMOSFET 元件,比較在不同的氮濃度與退火溫度下之元件特性,並且研究HK/MG結合應變技術下,在不同通道長度與量測溫度下的元件特性,另外,將特別針對在短通道時,做正偏壓溫度不穩定性測試與nMOSFET 元件作通道熱載子可靠性測試的探討,進而瞭解劣化元件的可靠度機制與問題所在。
    Appears in Collections:[Department and Institute of Electronic Engineering] Research Projects in School

    Files in This Item:

    File Description SizeFormat
    王木俊-成果報告.pdf5487KbAdobe PDF234View/Open


    All items in MUSTIR are protected by copyright, with all rights reserved.


    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - Feedback