45 奈米等級矽應變與矽鍺通道元件之電特性與可靠度研究

Minghsin University Institutional Repository > 工學院 > 電子工程系 > 校內專題研究計畫 > Item 987654321/697

請使用永久網址來引用或連結此文件: http://120.105.36.38/ir/handle/987654321/697

題名:	45 奈米等級矽應變與矽鍺通道元件之電特性與可靠度研究
作者:	王木俊
貢獻者:	電子工程系
關鍵詞:	遷移率、壓縮應變、拉伸應變、接觸孔蝕刻停止層
日期:	2012-12
上傳時間:	2013-04-16 18:32:33 (UTC+8)
摘要:	在45 奈米節點製程中，應變矽製程技術仍是一個提升電晶體開關速度很有效的一個方式。在全面應變製程所製作之應變性電晶體，無法同時提升n 與p 通道電晶體之效能，如壓縮應變可提升p 型通道電晶體的電洞遷移率，但是卻抑制了 n 型通道的電子遷移率。因此，局部性應變製程的研究日漸重要。然而，要將局部性應變製程整合至互補式金氧半場效電晶體的製作，儼然成為一項挑戰，因此，若要節省光罩的成本，n 型與p 型矽鍺應變通道電晶體的分析及比較是非常的重要。本研究將比較n 型與p 型在(110)矽基底之拉伸應力及壓縮應力之元件電特性分析與部分可靠性探討。本研究在相同的(110)矽基底上製作應變矽n 型及p 型元件，為減少矽基底與矽鍺通道之差排，以磊晶矽作為兩者之緩衝層；再者，以氮化矽於n-和pMOSFET 元件閘極上覆蓋氮化矽接觸孔蝕刻停止層(Contact Etch Stop Layer，CESL)，使用高溫熱成長化學氣相沉積(Chemical Vapor Deposition, CVD)氮化矽層產生拉伸應力；採用電漿增強式化學氣相沉積(Plasma Enhanced Chemical Vapor Deposition, PECVD)氮化矽層來完成壓縮應力。量測n 型及p 型元件在拉伸和壓縮應力下的電性特性，進一步分析製程對元件的影響，並找出可能之製程以滿足互補式金氧半場效電晶體之製程。
顯示於類別:	[電子工程系] 校內專題研究計畫

文件中的檔案:

檔案	描述	大小	格式	瀏覽次數
王木俊-成果報告.pdf		2420Kb	Adobe PDF	325	檢視/開啟

在MUSTIR中所有的資料項目都受到原著作權保護.

資料載入中.....