English
| 正體中文 |
简体中文
|
全文筆數/總筆數 : 1365/1366 (100%)
造訪人次 : 1340485 線上人數 : 648
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by
NTU Library IR team.
搜尋範圍
全部MUSTIR
工學院
電子工程系
--校內專題研究計畫
查詢小技巧:
您可在西文檢索詞彙前後加上"雙引號",以獲取較精準的檢索結果
若欲以作者姓名搜尋,建議至進階搜尋限定作者欄位,可獲得較完整資料
進階搜尋
主頁
‧
登入
‧
上傳
‧
說明
‧
關於MUSTIR
‧
管理
Minghsin University Institutional Repository
>
工學院
>
電子工程系
>
校內專題研究計畫
>
Item 987654321/516
資料載入中.....
書目資料匯出
Endnote RIS 格式資料匯出
Bibtex 格式資料匯出
引文資訊
資料載入中.....
資料載入中.....
請使用永久網址來引用或連結此文件:
http://120.105.36.38/ir/handle/987654321/516
題名:
開發分析高介電材料與金屬閘極用於奈米級金氧半場效電
作者:
陳啟文
貢獻者:
電子工程系
關鍵詞:
高介電常數、電荷汲引技衛、金屬閘極金氣半場效電晶體、多晶矽閘極
日期:
2010-12
上傳時間:
2011-06-21 13:14:52 (UTC+8)
摘要:
隨著為電子工程技術不斷的發展,金氧半場效電晶體的特徵尺寸微縮至 32
奈米以下,為了增進元件的特性及降低短通道效應,傳統的二氣化矽問極氣化層
的厚度必須降低至 20A 以下,然而過薄的二氧化矽將會於電子電洞穿隧電流的
增加,而引發高的漏電流,因而增加能量的消耗以及影響電路的運作。閘極氧化
層(二氧化矽)村料以不能滿足技術發展的需求。因此必須尋求一種新型的高介
質材料來取代二氧化矽。傳統的 P 型多品矽閘極電極也隨著尺寸的降低而有空乏
效應以及硼穿透的現象發生,因而降低了整體電容值以及氧化層的可靠度。為了
克服超薄氧化層及多晶矽閘極帶來的問題,必須使用高介電常數材料及金屬閘極
材料來延續縮小元件尺寸的趨勢。在我們的研究計畫裡,主要可分為下列這些主
題:
(一)使用電荷汲引量測系統(Charge pumping measurement system)搭配改變其
工作頻率,籍由我們所發展的一套量測方法,來對 High-k 元件做全面的缺陷密度
之分析與萃取(例如,Gate-electrode/High-k interface、High-k layer 以及High-k/
Interfacial layer interace)
(二)對 High-k MOSFET 做長時間可靠度的分析,例如, Hot-Carrier Effect、
NBTI(PBTI)等,可讓我們了解 High-k MOSFET 在實際操作時其缺陷的行為以
及相關元件物理機制,並於以建立完整的元件物理模型
因為,元件中的缺陷密度對於低功率、低消耗、高待機時間之數位/邏輯電
路 (Digital/Logic Circuit)影響甚大;再者,對類比/射頻電路(Analog/RF
Circuit)元件之低頻雜訊為其一重要參數,而元件中缺陷密度正是影響元件低頻雜
訊之因素,因此,研究元件中缺陷密度的物理性質正是本計劃之重要目的。經由
本計盡之研究,設計一系列相關實驗、電性量測、可靠性分析以及元件模擬,將
有助於評估何種High-k 與 Metal-Gate 材料最適合用在奈米級 CMOSFET 以及
High-k Metal Gate CMOSFET在VLSI製程與元件設計上可能遇到的問題。若村料
有良好的匹配,元件中之缺陷密度就會減少。
因此,藉由本項研究,未來期以提供學/業界在 45 奈米以下 High-k 與Metal-
Gate CMOSFET 元件參考。本計畫將商請國內積體電路廠商支援部份晶片製程協
助(無經費補助),製作各類奈米級 High-K/Metal Gate 之元件,並進行各項相關
元件模擬、電性量測與可靠性的評估量測,期以正確評估新技術對奈米級之元件
結構的可行性。
顯示於類別:
[電子工程系] 校內專題研究計畫
文件中的檔案:
檔案
描述
大小
格式
瀏覽次數
15電子系-陳啟文1.pdf
786Kb
Adobe PDF
315
檢視/開啟
在MUSTIR中所有的資料項目都受到原著作權保護.
DSpace Software
Copyright © 2002-2004
MIT
&
Hewlett-Packard
/
Enhanced by
NTU Library IR team
Copyright ©
-
回饋