English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 1365/1366 (100%)
造訪人次 : 1339602      線上人數 : 213
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜尋範圍 查詢小技巧：
  • 您可在西文檢索詞彙前後加上"雙引號"，以獲取較精準的檢索結果
  • 若欲以作者姓名搜尋，建議至進階搜尋限定作者欄位，可獲得較完整資料
    •  進階搜尋


    請使用永久網址來引用或連結此文件: http://120.105.36.38/ir/handle/987654321/393


    題名: 低溫多晶矽薄膜電晶體光罩縮減製程開發與元件可靠度之
    作者: 李憶興
    貢獻者: 光電系統工程系
    關鍵詞: 低溫多晶矽薄膜電晶體、通道摻雜、光罩縮減、元件可靠度測試、熱載子應力測試、照光穩定度
    日期: 2009-09-30
    上傳時間: 2010-08-23 13:27:58 (UTC+8)
    摘要: 低溫多晶矽薄膜電晶體為次世代主動式矩陣液晶顯示器與驅動主動式矩陣有機發
    光二極體的主要技術，其優點於其輕薄特性、充電速度快、低耗電、高畫質、高解析度
    等。所謂低溫多晶矽技術，就是可在攝氏溫度600 度以下的條件製作多晶矽、比起以往
    需要在攝氏1000 度以上高溫下生產，其成本較低。在現今講求低成本、高品質、產品
    研發週期短的基本架構下，本計畫提出低溫多晶矽薄膜電晶體製程由九道光罩轉八道光
    罩之光罩縮減開發及元件可靠度量測及劣化機制之研究。在元件可靠度及劣化之研究方
    面，目前TFT-LCD 液晶顯示器幾乎皆為成熟的非晶矽薄膜電晶體技術，但是非晶矽薄
    膜電晶體主要是由N-通道所構成，而N-通道薄膜電晶體元件的可靠度與劣化特性，在
    成熟的非晶矽薄膜電晶體技術已經有深入的探討與廣泛的研究成果。而低溫多晶矽薄膜
    電晶體的驅動電路由主要由CMOS 元件包括N-通道與P-通道所構成，為了有良好的元
    件及電路特性，必須確認N-通道與P-通道的可靠度量測及劣化機制之研究。藉由N-通
    道低溫多晶矽薄膜電晶體之熱載子應力(HCS)測試，可以確認N-通道低溫多晶矽薄膜電
    晶體應用在CMOS 的電路是否穩定。本研究也將對光罩縮減製程比較九道光罩製程其
    HCS 之比較。由於I-V 特性量測只顯示出所有通道的摻雜後之電性，但對於劣化之機制
    包括界面態與晶界缺陷的影響就必須使用C-V 量測來確認。另一方面為了確認元件之照
    光穩定性，使用不同強度的黃綠光LED 光源照射LTPS-TFT 元件，以確認LED 背光模
    組的在不同光源強度之照光穩定性。
    在LTPS N-TFTs 之熱載子效應穩定度測試中，由ID 對VGS 轉換特性曲線得知，不
    論元件製程與尺寸大小，亦即W 尺寸較大之元件在Stress 1000 sec 後，元件之GM 值已
    經飽和。8 mask 與9 mask 在經過5000 秒stress 後的Vth、S.S、Drive Current 並沒有明
    顯變化。比較不同製程，8 mask 在Stress 後的遷移率變化率較9 mask stress 少。在Stress
    1000 秒到5000 秒之間Off Current 會隨著stress 時間增加而上升，並且電流趨於飽和。
    NMOS 元件的熱載子應力之C-V 特性分析，W= 5 um NMOS 元件經過Stress 前後
    1000 sec、5000sec 之CGS-VG 與CGD-VG 曲線圖，不論製程與高低頻條件為何，經stress time
    增加C-V 曲線在inversion region 之變化量是CGD 大於CGS，且stress 時間由1000 sec 增
    加到5000sec 即電容變化量很小。比較8 mask 與9 mask 製程由accumulation 到
    inversion 之C-V 值變化量，9 mask 之變化量顯然較8 mask 小，且8-mask 元件經stress 時
    間增加在inversion region 之電容值下降較大；在高低頻之比較則是高頻C-V 量測之Vth
    較低頻偏正值。W= 50 um NMOS 元件經過Stress 前後之CGS-VG 與CGD-VG 曲線圖，不
    論製程或是高低頻量測，隨著stress 前後在inversion region 之CGD 與CGS 變化均很小，
    但CGD 仍比CGS 較容易隨stress 時間增加而變化。
    LTPS P-TFTs 的光漏電流隨著背光源照光強度增強時而增加，比較無通道摻雜B2H6
    製程之低溫多晶矽p-TFT 元件，有通道摻雜製程主要是省略通道光罩製程，而直接將
    B2H6 劑量摻雜到p-TFTs 的元件通道中，使得基板在背光源強度的照射下，有更多載子
    流移動，連帶的造成Vth 位移較大、載子遷移率(△μ)、驅動電流△Ion(-10V)以及關閉電
    流△Ioff(-10V)之變化相較於無通道摻雜製程之p-TFTs 元件之參數變化率來得大。
    從實驗數據我們觀察到，LTPS-TFT 玻璃基板暴露在指定的LED，一些電流電壓(Id-Vd)
    特性曲線被轉移或產生一些振盪漣波(Oscillation Ripple)現象。P – TFT 元件在通道寬度
    W=50um 比W= 5 um. 擁有更大的電流密度的變化， P – TFT 元件在黃綠色LED 照明
    JD shift 在摻雜B2H6 和較大的通道寬度更為明顯。
    同一製程與元件尺寸PMOS 元件經過不同照光強度之CGS-VG 與CGD-VG 曲線變化
    I
    圖近似，顯示不同的照光強度對CGS 與CGD 的影響差別不大。不論哪種製程C-V 曲線的
    低頻偏正電壓，高頻偏負電壓，由C-V 曲線圖發現，隨著照光強度增加而向C-V 曲線
    往正電壓偏移。不同製程比較，不論高低頻量測之C-V accumulation 到strong inversion
    電容值差異，8-mask PMOS 的電容值變化較9 mask 大。比較C-V 曲線由accumulation
    到inversion 之起始電壓, Vth 則是9-mask PMOS 較偏負電壓，而8 mask PMOS 較偏正電
    壓。
    顯示於類別:[光電系統工程系] 校內專題研究計畫

    文件中的檔案:

    檔案 描述 大小格式瀏覽次數
    李憶興-組合.pdf2215KbAdobe PDF797檢視/開啟


    在MUSTIR中所有的資料項目都受到原著作權保護.

    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 回饋