奈米 MOSFET 與 FinFET 閘極介電層之恢復性研究

Minghsin University Institutional Repository > 工學院 > 電子工程系 > 校內專題研究計畫 > Item 987654321/1322

請使用永久網址來引用或連結此文件: http://120.105.36.38/ir/handle/987654321/1322

題名:	奈米 MOSFET 與 FinFET 閘極介電層之恢復性研究
作者:	王木俊
貢獻者:	電子工程系
關鍵詞:	閘極介電層、絕緣層上矽、鰭式電晶體、高介電係數、奈米製程、恢復性。
日期:	2019-10-31
上傳時間:	2020-01-10 09:36:38 (UTC+8)
摘要:	因著高效能運算(HPC)電子產品在市場上的應用推廣與提升，此 HPC 市場(諸如: 人工智慧（AI）領域商機、自動駕駛智慧車、雲端技術、通訊 5G應用、高階智慧手機、虛擬實境（VR）、擴增實境（AR）等領域) 規模在未來五年內上看約 300 億美元或以上。就如目前(2019 年)蘋果手機 iPhone 11其中的 A12 晶片亦採用台積電 7 奈米鰭式電晶體(FinFET)的製程，可見未來在5 奈米甚至至 3 奈米製程，應該依然以鰭式電晶體的架構為主軸，作 IC 電路設計。在鰭式電晶體的製作過程中，由於電晶體由原先的金氧半電晶體(MOSFET) 平面 (2D) 架構，轉成立體 3D 閘極架構 ( 甚至未來是Gate-All-Around FET, GAAFET 為主流)，使得整體電晶體的通道寬度，因而增加許多，促使驅動電流(ION)可被提升，而增加了電晶體的開關速度。但在製作的困難度增加許多，尤其在側壁(spacer)絕緣品質、矽鰭的形成(Si-fin formation)、閘極介電質的堆疊(gate dielectric formation)及鰭的接面(fin junction)上需琢磨的時間付出是最多的，最後一項可藉採用絕緣層上矽(SOI)的晶片，取代一般整體塊狀(bulk)矽晶片，以降低源/汲極(S/D)所引起的界面寄生電容以及附帶的閂鎖效應。在此次的研究中，將以閘極的堆疊所引發的問題為探討，尤其在閘極介電層生成的品質上作深入探討，了解此介電層品質，在不同的電壓應力下，有否有恢復性的可能?藉著 2D 的高介電材料/金屬閘極MOSFET 來做比較。了解氮氧化矽(SiON)介電質與 HK 材料在等效厚度相近之下，其恢復性有否不同?可以做為選擇製程時，一個重要考量依據。實驗結果發現，以氮氧化矽做為閘極氧化層，其恢復性效果不大。但若以HK 材料為閘極氧化層，其恢復性效果是非常明顯的。若未來在 7 奈米或更先進製程，採用 HK/MG 製程，用電壓應力測試，確實可以改善此等元件，延長此 HK/MG IC 的使用壽命的。
顯示於類別:	[電子工程系] 校內專題研究計畫

文件中的檔案:

檔案	描述	大小	格式	瀏覽次數
王木俊-成果.pdf		3271Kb	Adobe PDF	508	檢視/開啟

檢視Licence

在MUSTIR中所有的資料項目都受到原著作權保護.

資料載入中.....