超薄層矽金氧半場效電晶體在不同汲極與袋型摻雜濃度對短通道效應及可靠度之研究

MUSTIR > College of Engineering > Department and Institute of Electronic Engineering > Research Projects in School > Item 987654321/1105

Please use this identifier to cite or link to this item: http://120.105.36.38/ir/handle/987654321/1105

Title:	超薄層矽金氧半場效電晶體在不同汲極與袋型摻雜濃度對短通道效應及可靠度之研究
Authors:	陳啟文
Contributors:	電子工程系
Keywords:	超薄層矽覆蓋絕緣層、輕摻雜汲極、袋狀植入、短通道效應、熱載子效應
Date:	2016-10
Issue Date:	2017-01-09 14:34:24 (UTC+8)
Abstract:	本研究利用在隨著製程技術的進步，使得元件尺寸日趨微縮，讓元件的可靠度顯得更重要，也是一項重要的研究指標。在元件微縮的情況之下，更引發短通道效應 (Short Channel Effects) 、汲極引起位能下降(Drain-Induced Barrier Lowering)、熱載子效應(Hot Carrier Effect)等等之類的元件可靠度上的問題衍生，因此我們利用著超薄型矽覆蓋絕緣層UTB SOI(Ultra Thin Body Silicon On Insulator,UTB SOI)來避免閂門效應，並降低元件漏電流，並配合著低摻雜汲極 (Light Doped Drain)來抑制熱載子效應，和袋狀植入(Pocket Implant)來改善元件短通道效應；而在本篇將使用到這兩項製程，摻雜和植入不同濃度的量在UTB SOI 元件，來探討不同高低摻雜濃度的LDD 與Pocket 對元件電性與可靠度的影響程度。經本研究的實驗結果，p-FET 高摻雜濃度LDD 會對元件有較佳的電性表現，因為較高摻雜量的載子擴散影響電阻特性，然而對於閘極穿隧漏電流有明顯上升情況，這是較高摻雜使元件產生更嚴重的能帶間穿隧效應(Band-to-band tunneling effect,BTBT)，而n-FET 中LDD 與Pocket 的濃度差距不多的情況，會使高低摻雜的臨界電壓VT 與閘極穿隧漏電流IG 趨近，從中可以觀察到LDD 與Pocket 相對相應的關係；在短通道效應之下，n-FET 因為較高摻雜量的S/D 而影響到Pocket 對臨界電壓退化的抑制，而從高摻雜DIBL 與S.S 觀察下高摻雜的Pocket 與LDD 兩種條件存在下，有較佳表現；在可靠度實驗下，高摻雜濃度對於HCI 與PBTI 都有較佳的穩定性。
Appears in Collections:	[Department and Institute of Electronic Engineering] Research Projects in School

Files in This Item:

File	Description	Size	Format
陳啟文-成果報告.pdf		2194Kb	Adobe PDF	16	View/Open

Loading...